1T-SRAM

Эта статья включает в себя список литературы , связанной литературы или внешних ссылок , но ее источники остаются неясными, поскольку в ней отсутствуют встроенные цитаты . Пожалуйста, помогите улучшить эту статью, добавив более точные цитаты. ( Декабрь 2012 г. ) ( Узнайте, как и когда удалить этот шаблон сообщения )

1T-SRAM - это технология псевдостатической оперативной памяти (PSRAM), представленная MoSys, Inc., которая предлагает альтернативу высокой плотности традиционной статической оперативной памяти (SRAM) во встроенных приложениях памяти. Mosys использует однотранзисторную ячейку памяти (битовую ячейку), такую ​​как динамическая память с произвольным доступом (DRAM), но окружает битовую ячейку схемой управления, которая делает память функционально эквивалентной SRAM (контроллер скрывает все операции, специфичные для DRAM, такие как предварительная зарядка и обновить). 1T-SRAM (и PSRAM в целом) имеет стандартный одноцикловый интерфейс SRAM и выглядит для окружающей логики так же, как SRAM.

Из-за своей однотранзисторной битовой ячейки 1T-SRAM меньше, чем обычная (шеститранзисторная, или «6T») SRAM, и по размеру и плотности ближе к встроенной DRAM ( eDRAM ). В то же время 1T-SRAM имеет производительность, сравнимую с SRAM при многомегабитной плотности, потребляет меньше энергии, чем eDRAM, и производится по стандартному логическому процессу CMOS, как и обычная SRAM.

MoSys продает 1T-SRAM как физический IP-адрес для встроенного (на кристалле) использования в приложениях System-on-a-Chip (SOC). Он доступен для различных литейных процессов, включая Chartered, SMIC, TSMC и UMC. Некоторые инженеры используют термины 1T-SRAM и «встроенная DRAM» как синонимы, поскольку некоторые литейные предприятия предоставляют 1T-SRAM MoSys как «eDRAM». Однако другие литейные предприятия предоставляют 1T-SRAM как отдельное предложение.

Технология [ править ]

SRAM 1T построен как массив небольших банков (обычно 128 строк × 256 бит / строка, всего 32 килобита ), связанных с кешем SRAM размером с банк и интеллектуальным контроллером. Несмотря на неэффективность использования места по сравнению с обычным DRAM, короткие строки слов обеспечивают гораздо более высокие скорости, поэтому массив может выполнять полное считывание и предварительную зарядку (цикл RAS) за каждый доступ, обеспечивая высокоскоростной произвольный доступ. Каждый доступ осуществляется к одному банку, что позволяет обновлять неиспользуемые банки одновременно. Кроме того, каждая строка, считанная из активного банка, копируется в кэш SRAM размером с банк.. В случае повторных обращений к одному банку, что не дает времени для циклов обновления, есть два варианта: либо все обращения относятся к разным строкам, и в этом случае все строки будут обновляться автоматически, либо к некоторым строкам обращаются повторно. В последнем случае кэш предоставляет данные и дает время для обновления неиспользуемой строки активного банка.

Было четыре поколения 1T-SRAM:

Оригинальный 1T-SRAM

Примерно вдвое меньше 6T-SRAM, меньше половины мощности.

1Т-СРАМ-М

Вариант с более низким энергопотреблением в режиме ожидания для таких приложений, как сотовые телефоны.

1T-SRAM-R

Включает ECC для снижения количества программных ошибок . Чтобы избежать потери площади, он использует меньшие битовые ячейки, которые по своей природе имеют более высокую частоту ошибок, но ECC более чем компенсирует это.

1T-SRAM-Q

В этой версии с четырехкратной плотностью используется несколько нестандартный процесс изготовления для производства свернутого конденсатора меньшего размера, что позволяет снова уменьшить вдвое объем памяти по сравнению с 1T-SRAM-R. Это немного увеличивает затраты на производство пластин, но не мешает изготовлению логических транзисторов, как это делает обычная конструкция конденсатора DRAM.

Сравнение с другими технологиями встроенной памяти [ править ]

1T-SRAM имеет скорость, сравнимую с 6T-SRAM (при многомегабитной плотности). Это значительно быстрее, чем у eDRAM, а вариант с «quad-density» лишь немного больше (заявлено 10–15%). В большинстве литейных процессов конструкции с eDRAM требуют дополнительных (и дорогостоящих) масок и этапов обработки, компенсируя стоимость более крупного кристалла 1T-SRAM. Кроме того, некоторые из этих шагов требуют очень высоких температур и должны выполняться после формирования логических транзисторов, что может привести к их повреждению.

1T-SRAM также доступен в виде устройства (IC). Нинтендо GameCube была первой системой видеоигр использовать 1T-SRAM в качестве первичного (основного) памяти для хранения; GameCube имеет несколько специализированных устройств 1T-SRAM. 1T-SRAM также используется в правопреемника GameCube, Nintendo «s Wii консоли.

Обратите внимание, что это не то же самое, что 1T DRAM , которая представляет собой «безконденсаторную» ячейку DRAM, построенную с использованием конденсатора паразитного канала транзисторов SOI, а не дискретного конденсатора.

MoSys утверждает следующие размеры массивов 1T-SRAM:

См. Также [ править ]

Патент США 7146454 «Скрытие обновления в архитектуре 1T-SRAM» * ( Cypress Semiconductor ) описывает аналогичную систему для скрытия обновления DRAM с использованием кеша SRAM.

Ссылки [ править ]

• Гласковский, Петр Н. (1999-09-13). «MoSys объясняет технологию 1T-SRAM: уникальная архитектура скрывает обновление, заставляет DRAM работать как SRAM» (PDF) . Отчет микропроцессора . 13 (12) . Проверено 6 октября 2007 .
• Джонс, Марк-Эрик (2003-10-14). 1T-SRAM-Q: Технология Quad-Density сдерживает рост требований к памяти (PDF) (Отчет). MoSys, Inc . Проверено 6 октября 2007 .
• Домашняя страница MoSys
• Патент США 6,256,248 показывает массив DRAM в основе 1T-SRAM.
• В патенте США 6 487 135 используется термин «1T DRAM» для описания внутренней части 1T-SRAM.
• Молодежь, Техфор (2002-12-16). «Макросы 1-T SRAM предварительно сконфигурированы для быстрой интеграции в конструкции SoC» . Архивировано из оригинала на 2019-07-20 . Проверено 21 августа 2020 .
• Катальдо, Энтони (2002-12-16). «NEC, Mosys расширяют границы встроенной памяти DRAM» . EE Times . ISSN  0192-1541 . Проверено 6 октября 2007 .