В автоматизированном проектировании интегральных схем , Signoff (также пишется как Signoff ) проверяет это собирательное название дано ряд шагов по проверке , что дизайн должен пройти , прежде чем он может быть проклеены из . Это подразумевает итеративный процесс, включающий в себя инкрементальные исправления по всем направлениям с использованием одного или нескольких типов проверки, а затем повторное тестирование проекта. Есть два типа подписи: внешняя и внутренняя.. После согласования с серверной частью микросхема отправляется на изготовление. После перечисления всех функций в спецификации инженер по верификации напишет покрытие для этих функций для выявления ошибок и отправит обратно проект RTL дизайнеру. Ошибки или дефекты могут включать в себя такие проблемы, как отсутствие функций (сравнение макета со спецификацией), ошибки в дизайне (опечатки и функциональные ошибки) и т. Д. Когда охват достигает максимального%, группа проверки подписывает его. Используя такую методологию, как UVM, OVM или VMM, группа проверки разрабатывает среду многократного использования. В настоящее время UVM более популярны, чем другие.
Типы проверок [ править ]
Проверки подписи стали более сложными, поскольку конструкции СБИС приближаются к технологическим узлам 22 нм и ниже из-за возросшего влияния ранее игнорировавшихся (или более грубо приближенных) эффектов второго порядка. Есть несколько категорий проверок выхода.
- Проверка правил проектирования (DRC) - также иногда называемая геометрической проверкой, это включает в себя проверку того, может ли конструкция быть надежно изготовлена с учетом текущих ограничений фотолитографии. В узлах расширенного процесса правила DFM обновлены с необязательных (для большей производительности) до обязательных.
- Схема в сравнении с Схематическим (LVS) - также известное как схематическая проверка, это используется для проверки того, что расположение и маршрутизация из стандартных элементов в конструкции не изменила функциональность построенной схемы.
- Формальная проверка - здесь логическая функциональность списка соединений после компоновки (включая любую оптимизацию, управляемую компоновкой) проверяется по сравнению со списком соединений до компоновки и после синтеза .
- Анализ падения напряжения - также известный как анализ падения напряжения , эта проверка проверяет, достаточно ли сильна электрическая сеть , чтобы гарантировать, что напряжение, представляющее высокое двоичное значение, никогда не опускается ниже установленного запаса (ниже которого схема не будет работать правильно или надежно. ) за счет комбинированного переключения миллионов транзисторов.
- Анализ целостности сигнала - здесь анализируется шум, вызванный перекрестными помехами и другими проблемами, и проверяется его влияние на функциональность схемы, чтобы убедиться, что емкостные выбросы недостаточно велики, чтобы пересечь пороговое напряжение затворов на пути данных.
- Статический временной анализ (STA) - постепенно заменяемый статистическим статическим временным анализом (SSTA), STA используется для проверки того, могут ли все логические тракты данных в проекте работать с заданной тактовой частотой , особенно под влиянием вариаций на кристалле. . STA запускается как замена SPICE , потому что среда выполнения SPICE-моделирования делает его невозможным для современных проектов с полным анализом микросхемы.
- Проверка срока службы электромиграции - для обеспечения минимального срока службы на заданной тактовой частоте без потери цепи в результате электромиграции.
- Проверки функционального статического подтверждения - в которых используются методы поиска и анализа для проверки ошибок конструкции во всех возможных тестовых примерах; Функциональные статические домены выхода включают пересечение тактового домена, пересечение домена сброса и X-распространение.
Инструменты [ править ]
Небольшое подмножество инструментов классифицируются как «золотые» или качественные. Отнесение инструмента к категории качества без предвзятости поставщика - это вопрос проб и ошибок, поскольку точность инструмента может быть определена только после того, как проект будет изготовлен. Итак, одна из используемых метрик (и часто рекламируемая производителем / поставщиком инструмента) - это количество успешных записей на магнитной ленте, разрешенных данным инструментом. Утверждалось, что эта метрика недостаточна, плохо определена и не имеет отношения к определенным инструментам, особенно инструментам, которые играют лишь роль в полном потоке. [1]
В то время как поставщики часто приукрашивают простоту сквозного выполнения (обычно RTL для GDS для ASIC и RTL для замыкания по времени для FPGA ) с помощью своего соответствующего набора инструментов, большинство компаний, занимающихся разработкой полупроводников, используют комбинацию инструментов от различных поставщиков (часто называемую " лучшие в своем классе " инструменты), чтобы минимизировать ошибки корреляции до и после кремния. [2] Поскольку независимая оценка инструмента стоит дорого (отдельные лицензии на инструменты проектирования от крупных поставщиков, таких как Synopsys и Cadence).может стоить десятки или сотни тысяч долларов) и рискованное предложение (если неуспешная оценка производственного проекта приводит к задержке вывода на рынок ), оно выполнимо только для крупнейших проектных компаний (таких как Intel , IBM , Freescale и TI ). В качестве дополнительной ценности несколько заводов по производству полупроводников теперь предоставляют предварительно оцененные эталонные / рекомендуемые методологии (иногда называемые потоками «RM»), которые включают список рекомендуемых инструментов, версий и сценариев для перемещения данных из одного инструмента в другой и автоматизации весь процесс. [3]
Этот список поставщиков и инструментов является репрезентативным и не является исчерпывающим:
- DRC / LVS - Mentor HyperLynx DRC Free / Gold , Mentor Caliber , Magma Quartz , Synopsys Hercules , Cadence Assura
- Анализ падения напряжения - Cadence Voltus , Apache Redhawk , Magma Quartz Rail
- Анализ целостности сигнала - Cadence CeltIC (перекрестный шум), Cadence Tempus Timing Signoff Solution , Synopsys PrimeTime SI (перекрестная задержка / шум), Extreme-DA GoldTime SI (перекрестная задержка / шум)
- Статический анализ времени - Synopsys PrimeTime , Magma Quartz SSTA , Cadence ETS , Cadence Tempus Timing Signoff Solution , Extreme-DA GoldTime
Ссылки [ править ]
- ^ «Продавцы должны учитывать кремний, а не выигрыш в ленте» . EETimes . Проверено 3 апреля 2019 .
- ^ DeepChip - SNUG- обзор инструментов физической проверки .
- ^ Поток подписания TSMC
